電源完整性設計的幾點考慮因素

1. 電源完整性電源系統噪聲余量分析絕大多數芯片都會給出一個正常工作的電壓范圍，這個值通常是±5%。老式的穩壓芯片的輸出電壓精度通常是±2.5%，因此電源噪聲的峰值幅度不應超過±2.5%。精度是有條件的，包括負載情況，工作溫度等限制，因此要有余量。

2. 電源完整性電源噪聲余量計算

比如芯片正常工作電壓范圍為3.13V到3.47V之間，穩壓芯片標稱輸出3.3V。安裝到電路板上后，電源完整性穩壓芯片輸出3.36V。那么容許電壓變化范圍為3.47-3.36=0.11V=110mV。穩壓芯片輸出精度±1%，即±3.363*1%=±33.6mV。電源噪聲余量為110-33.6=76.4mV。

3. 電源完整性電源噪聲是如何產生

第一，穩壓電源芯片本身的輸出并不是恒定的，會有一定的波紋。

第二，穩壓電源無法實時響應負載對于電流需求的快速變化。電源完整性穩壓電源芯片通過感知其輸出電壓的變化，調整其輸出電流，從而把輸出電壓調整回額定輸出值。

第三，負載瞬態電流在電源路徑阻抗和地路徑阻抗上產生的壓降，引腳及焊盤本身也會有寄生電感存在，瞬態電流流經此路徑必然產生壓降，電源完整性因此負載芯片電源引腳處的電壓會隨著瞬態電流的變化而波動，這就是阻抗產生的電源噪聲。

4. 電源完整性電容退耦的兩種解釋 采用電容退耦是解決電源噪聲問題的主要方法。電源完整性這種方法對提高瞬態電流的響應速度， 降低電源分配系統的阻抗都非常有效。4.1 從儲能的角度來說明電容退耦原理 在制作電路板時， 通常會在負載芯片周圍放置很多電容， 這些電容就起到電源退耦作用。電源完整性其原理可用圖 1 說明。

當負載電流不變時，其電流由穩壓電源部分提供，即圖中的I0，方向如圖所示。此時電容兩端電壓與負載兩端電壓一致，電流Ic為0，電容兩端存儲相當數量的電荷，其電荷數量和電容量有關。當負載瞬態電流發生變化時，由于負載芯片內部晶體管電平轉換速度極快，必須在極短的時間內為負載芯片提供足夠的電流。但是穩壓電源無法很快響應負載電流的變化，因此，電流I0不會馬上滿足負載瞬態電流要求，因此負載芯片電壓會降低。但是由于電容電壓與負載電壓相同，因此電容兩端存在電壓變化。對于電容來說電壓變化必然產生電流，此時電容對負載放電，電流Ic不再為0，為負載芯片提供電流。只要電容量C足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負載態電流的要求。相當于電容預先存儲了一部分電能，在負載需要的時候釋放出來，即電容是儲能元件。電源完整性儲能電容的存在使負載消耗的能量得到快速補充，因此保證了負載兩端電壓不至于有太大變化，此時電容擔負的是局部電源的角色。從儲能的角度來理解電源退耦，非常直觀易懂，但是對電路設計幫助不大。從阻抗的角 度理解電容退耦，能讓我們設計電路時有章可循。實際上，在決定電源分配系統的去耦電容 的時候，用的就是阻抗的概念。4.2 從阻抗的角度來理解退耦原理

5. 電源完整性實際電容的特性

正確使用電容進行電源退耦，必須了解實際電容的頻率特性。理想電容器在實際中是不存在的，這就是為什么常聽到“電容不僅僅是電容”的原因。實際的電容器總會存在一些寄生參數，這些寄生參數在低頻時表現不明顯，但是高頻情 況下，其重要性可能會超過容值本身。圖 4 是實際電容器的 SPICE 模型，圖中，ESR 代表 等效串聯電阻，ESL 代表等效串聯電感或寄生電感，C 為理想電容。

等效串聯電感（寄生電感）無法消除，電源完整性只要存在引線，就會有寄生電感。這從磁場能量變化的角度可以很容易理解，電流發生變化時，磁場能量發生變化，但是不可能發生能量躍變，表現出電感特性。寄生電感會延緩電容電流的變化，電感越大，電容充放電阻抗就越大，電源完整性反應時間就越長。自諧振頻率點是區分電容是容性還是感性的分界點，高于諧振頻率時，“電容不再是電容”，因此退耦作用將下降。電容的等效串聯電感和生產工藝和封裝尺寸有關，通常小封裝的電容等效串聯電感更低，寬體封裝的電容比窄體封裝的電容有更低的等效串聯電感。在電路板上會放置一些大的電容，通常是坦電容或電解電容。這類電容有很低的ESL，但是ESR很高，因此Q值很低，具有很寬的有效頻率范圍，非常適合板級電源濾波。電路的品質因數越高，電感或電容上的電壓比外加電壓越高。Q值越高在一定的頻偏下電流下降得越快，其諧振曲線越尖銳。也就是說電路的選擇性是由電路的品質因素Q所決定的，電源完整性Q值越高選擇性越好。

6. 電源完整性局部去耦設計方法為保證邏輯電路能正常工作，表征電路邏輯狀態的電平值必須落在一定范圍內。比如對于3.3V邏輯，高電平大于2V為邏輯1，低電平小于0.8V為邏輯0。把電容緊鄰器件放置，跨接在電源引腳和地引腳之間。正常時，電容充電，存儲一部分電荷。電源完整性這樣電路轉換所需的瞬態電流不必再由VCC提供，電容相當于局部小電源。因此電源端和地端的寄生電感被旁路掉了，寄生電感在這一瞬間沒有電流流過，因而也不存在感應電壓。通常是兩個或多個電容并聯放置，減小電容本身的串聯電感，進而減小電容充放電回路的阻抗。注意：電容的擺放、安裝距離、安裝方法、電容選擇